カメラSORのデータ伝送--DVP、SPIおよびMIPI

カメラSORのデータ伝送--DVP、SPIおよびMIPI

（1）平行データ伝送DVP

制御部品:PWDN （電力制御）、RST （調整）、MCLKはBBによって提供される主要な時計である
I2Cバス（I2C_CLK、I2C_SDAの制御センサーの記録）
電源の部品（対面電源）:AVDD （2.7~3.0V）、IOVDD （1.7~3.0V）
DVPの出力部品:Vsync （フレームの同期信号）、Hsync （ライン同期信号）、PCLK （ピクセル時計）、データ データ ライン（8ビットまたは10ビット） –送信される元のRGBデータ

Vsync （フレームの同期信号）およびHsync （横の同期信号）のタイミング ダイアグラム
図:フレーム ヘッダーの同一証明、フレーム端の同一証明（それぞれvsyncの落ちる上がり、端によって発生する）
ライン ヘッド同一証明、ライン端の同一証明（それぞれhsyncの落ちる上がり、端によって発生する）

PCLK:ピクセル同時性の刻時信号はピクセルに、各PCLK対応するある;
VSYNC:垂直同期信号はある。活動的なhigh-levelを一例として取って、VSYNCは低く引っ張られる、このセクションによるすべてのイメージ データの出力はフレームを形作るまで高く置かれ;
HSYNC:ライン同期信号はある。受信機を言いなさい:「HSYNC」の有効な期間の間に受信機によって受け取られるすべての信号の出力は同じラインに属する;
パラレル ポートはCMOSのレベル信号を送信する。パラレル ポートDVPだけを支えるセンサーは低価格および古いプロダクトに属する。新しいセンサーは一般により速いSPIまたはMIPI伝達を支える。

（2）平行データ伝送のSPL

フレーム ヘッダーとパケット・モード1bit、2bit、フォーマットを受け取る4bitを持っている:
1bit
Data0 7 6 5 4 3 2 1 0
2bit
Data0 7 5 3 1
Data1 6 4 2 0
4bit
Data0 7 3
Data1 6 2
Data2 5 1
Data3 4 0
データ パケットのフレームの構成:

（3）シリアル データ伝達MIPI

MIPIはMIPIの同盟によって始められる移動式アプリケーション・プロセッサのためのオープン スタンダードでありMIPI-CSI-2議定書はカメラの破片のインターフェイスのために特に設計されているMIPIの同盟の議定書の副議定書である。高速および低い電力の消費、広い応用範囲、チタニウム、サムスン、クアルコムおよび他のプラットホームが原因でMIPIインターフェイスが装備されている

データ伝送のタイミング ダイアグラム:

データ パケットのフレームの構成: